يتم استخدام لوحة العرض المصنعة بواسطة شاشة الكريستال السائل LCD على نطاق واسع في المعدات العسكرية. يعتمد هذا التصميم على Spartan-3E FPGA مثل الأجهزة. تشتمل شاشة LCD 2 و TImes ذات 16 حرفًا على وحدة تحكم الرسومات Sitronix ST7066U لتحقيق الشخصية أو الطابع الصيني لشاشة LCD. شاشة بملء الشاشة ، شاشة عرض متحركة بملء الشاشة ، وشاشة أحادية الحرف على الشاشة. يتم تنفيذ جميع الوظائف في لغة VHDL لتلبية متطلبات شاشة LCD وتحقيق مجموعة متنوعة من تأثيرات العرض.
نظرًا لصغر حجمها وخفة وزنها وانخفاض استهلاك الطاقة ، فإن شاشات الكريستال السائل LCD لديها مجموعة واسعة من التطبيقات. على سبيل المثال ، كألواح عرض للطائرات والدبابات والسفن ، يمكن تقليل المساحة التي تشغلها شاشة CRT الأصلية ، ويمكن تقليل وزن الجهاز ، ويمكن تعزيز قابلية التنقل.
يستخدم هذا التصميم شاشة LCD مدمجة مع وحدة تحكم الرسوم المضمنة Si.tronix ST7066U على لوحة تطوير Spartan-3E ، والتي تنفذ: (1) عرض الأحرف الفردية في أي موضع وشاشة عرض ملء الشاشة وكاملة الشاشة ؛ (2) عرض الشخصيات المخصصة (الشخصيات) وعرض حركة الشاشة الكاملة للشخصيات الفردية. من بينها ، وحدة تحكم الرسومات [1] مسؤولة عن تلقي أوامر التحكم والبيانات وإرسالها إلى شاشة LCD.
1 Sitronix ST7066U تحكم الرسومات
تحتوي وحدة التحكم على ثلاثة مساحات تخزين داخلية ، و DD RAM ، و CGROM ، و CG RAM ، والتي يجب تهيئتها قبل إرسال البيانات.
(1) ذاكرة الوصول العشوائي DD (عرض البيانات RAM)
يتم تخزين رمز الحرف. ماديًا ، تحتوي ذاكرة الوصول العشوائي (DD RAM) على إجمالي 80 وضعًا للحرف ، كل سطر يحتوي على 40 حرفًا ، ولكن يمكن عرض 16 حرفًا فقط ، بينما لا يتم عرض الـ 24 المتبقية. قبل القراءة أو الكتابة ، يجب تهيئة عداد العناوين. يمكن أن يكون عداد العناوين ثابتًا أو يتزايد تلقائيًا أو ينقصه بمقدار 1 بعد القراءة أو الكتابة.
(2) CG ROM (Character Character ROM)
صورة نقطية خط تحتوي على كل حرف محدد مسبقًا.
(3) CG RAM (ذاكرة الوصول العشوائي (RAM))
يحتوي على صور نقطية مخصصة ذات 8 بت. تتكون كل بتة أحرف مخصصة من 5 نقاط في الصور النقطية 8 بت. الاستخدام المحدد هو نفسه DD RAM.
1.1 إشارات واجهة مع FPGA
إشارات واجهة LCD و FPGA [2] هي: (1) إشارة تمكين LCD_E ؛ (2) تسجيل اختيار إشارة LCD_RS ؛ (3) إشارة تحكم القراءة / الكتابة LCD_RW ؛ (4) أربعة خطوط البيانات LCD وخط البيانات StrataFlash SF_D إعادة استخدام 11: 8.
1.2 تحليل التوقيت
يجب أن تكون قيمة البيانات الخاصة بـ SF_D 11: 8 و LCD_RS و LCD_RW ثابتة وثابتة على الأقل 40 ثانية قبل أن ترتفع LCD_E ، وتبقى LCD_E مرتفعة لما لا يقل عن 230 ns. في العديد من التطبيقات ، يكون LCD_RW منخفضًا دائمًا نظرًا لعدم قراءة البيانات بشكل طبيعي من الشاشة.
كما هو مبين في الشكل 1 ، يتم إرسال البيانات بتنسيق 8 بت وتنقسم إلى 4 بتات منخفضة و 4 بتات منخفضة. أول 4 بتات عالية ومن ثم 4 بت منخفضة لها فاصل زمني واحد على الأقل. تحتوي عملية الكتابة 8 بت على فترة 40 دقيقة كحد أدنى قبل الاتصال التالي ، ويحتاج التأخير إلى زيادة إلى 1.64 مللي ثانية بعد الأمر clear.
تصميم LCD LCD على أساس FPGA
الشكل 1 الشكل LCD واجهة توقيت الرسم البياني
2 تصميم عرض البيانات
2.1 مخطط التدفق
كما هو مبين في الشكل 2 ، يتضمن عرض بيانات LCD تهيئة بدء التشغيل ، وعرض التكوين ، وكتابة البيانات على الشاشة ، ويجب تعيين العنوان الأولي قبل كتابة البيانات.
تصميم LCD LCD على أساس FPGA
الشكل 2 الرسم البياني تدفق شاشة LCD
بلورة لوحة التطوير هي 50 ميجاهرتز.
